赵丽颖详细资料大全 VLSI详细资料大全

VLSI详细资料大全  

VLSI是超大规模积体电路(Very Large Scale Integration)的简称，指几毫米见方的矽片上集成上万至百万电晶体、线宽在1微米以下的积体电路。由于电晶体与连线一次完成，故制作几个至上百万电晶体的工时和费用是等同的。大量生产时，硬体费用几乎可不计，而取决于设计费用。

基本介绍

中文名：超大规模积体电路外文名：Very Large Scale Integration线宽：在1微米以下电晶体：上万至百万简称：VLSI 概述,分类,小规模积体电路,中规模积体电路,大规模积体电路(,超大规模积体电路,特大规模积体电路,巨大规模积体电路,可靠性技术的套用,发展思路,

概述

超大规模积体电路是70年代后期研制成功的，主要用于制造存储器和微处理机。64k位随机存取存储器是第一代超大规模积体电路，大约包含15万个元件，线宽为3微米。目前超大规模积体电路的集成度已达到600万个电晶体，线宽达到0.3微米。用超大规模积体电路制造的电子设备，体积小、重量轻、功耗低、可靠性高。利用超大规模积体电路技术可以将一个电子分系统乃至整个电子系统“集成”在一块晶片上，完成信息采集、处理、存储等多种功能。例如，可以将整个386微处理机电路集成在一块晶片上，集成度达250万个电晶体。超大规模积体电路研制成功，是微电子技术的一次飞跃，大大推动了电子技术的进步，从而带动了军事技术和民用技术的发展。超大规模积体电路已成为衡量一个国家科学技术和工业发展水平的重要标志。也是世界主要工业国家，特别是美国和日本竞争最激烈的一个领域。超大规模积体电路将继续得到发展。

分类

积体电路按集成度高低的不同可分为小规模积体电路、中规模积体电路、大规模积体电路、超大规模积体电路、特大规模积体电路和巨大规模积体电路等等。

小规模积体电路

（Small Scale Integration：SSI）1960年出现，在一块矽片上包含10-100个元件或1-10个逻辑门。如 逻辑门和触发器等。如果用小规模数字积体电路(SSI)进行设计组合逻辑电路时，是以门电路作为电路的基本单元，所以逻辑函式的化简应使使用的门电路的数目最少，而且门的输入端数目也最少。

中规模积体电路

（Medium Scale Integration：MSI） 1966年出现，在一块矽片上包含100-1000个元件或10-100个逻辑门。如 集成计时器，暂存器，解码器等。 如果选用中规模积体电路(MSI)设计组合逻辑电路时，则以所用积体电路个数最少，品种最少，同时积体电路间的连线也最少。这往往需将逻辑函式表达式变换成选用电路所要求的表达形式，有时可直接用标准范式。 MSI中规模组合逻辑器件功能虽然比小规模积体电路SSI强，但也不像大规模积体电路LSI那样功能专一化，这些器件产品的品种虽然不少，但也不可能完全符合使用者的要求，这就需要将多片级联以扩展其功能，而且还可以用一些标准的中规模继承组件来实现其它一些组合逻辑电路的设计。用中规模集成组件来进行组合逻辑电路设计时，其方法是选择合适的MSI后，将实际问题转化后的逻辑表达式变换为回响的MSI的表达形式。用MSI设计的组合逻辑电路与用门电路设计的组合逻辑电路相比，不仅体积小，重量较轻，而且提高了工作的可靠性。 中规模数据选择起的级联可扩展其选择数据的路数，其功能扩展不仅可用于组合逻辑电路，而且还可用于时序逻辑电路。在组合逻辑电路中主要有以下套用：（1）级联扩展，以增加选择的路数、位数，可实现由多位到多位的数据传送；（2）作逻辑函式发生器，用以实现任意组合逻辑电路的设计。

大规模积体电路(

Large Scale Integrated circuits：LSI) 1970年出现，在一块矽片上包含1000-100000个元件或100-10000个逻辑门。如 ：半导体存储器，某些计算机外设。628512，628128（128K）最大容量1G。

超大规模积体电路

(Very Large Scale Integrated circuits：VLSI) 在一块晶片上集成的元件数超过10万个，或门电路数超过万门的积体电路，称为超大规模积体电路。超大规模积体电路是20世纪70年代后期研制成功的，主要用于制造存储器和微处理机。64k位随机存取存储器是第一代超大规模积体电路，大约包含15万个元件，线宽为3微米。 超大规模积体电路的集成度已达到600万个电晶体，线宽达到0.3微米。用超大规模积体电路制造的电子设备，体积小、重量轻、功耗低、可靠性高。利用超大规模积体电路技术可以将一个电子分系统乃至整个电子系统“集成”在一块晶片上，完成信息采集、处理、存储等多种功能。例如，可以将整个386微处理机电路集成在一块晶片上，集成度达250万个电晶体。超大规模积体电路研制成功，是微电子技术的一次飞跃，大大推动了电子技术的进步，从而带动了军事技术和民用技术的发展。超大规模积体电路已成为衡量一个国家科学技术和工业发展水平的重要标志，也是世界主要工业国家，特别是美国和日本竞争最激烈的一个领域。

特大规模积体电路

(Ultra Large-Scale Integration：ULSI) 1993年随着集成了1000万个电晶体的16M FLASH和256M DRAM的研制成功，进入了特大规模积体电路ULSI (Ultra Large-Scale Integration)时代。特大规模积体电路的集成组件数在10 7～10 9个之间。 ULSI电路集成度的迅速增长主要取决于以下两个因素：一是完美晶体生长技术已达到极高的水平；二是制造设备不断完善，加工精度、自动化程度和可靠性的提高已使器件尺寸进入深亚微米级领域。目前矽单晶制备技术可使晶体径向参数均匀，体内微缺陷减少，0.1~0.3um大小的缺陷平均可以少于0.05个/平方厘米。对电路加工过程中诱生的缺陷理论模型也有了较为完整的认识，由此发展了一整套完美晶体的加工工艺。生产电路用的矽片直径的不断增大，导致生产效率大幅度提高，现在矽片的直径尺寸已达到12英寸。微缺陷的减少使晶片成品率增加，0.02个/平方厘米缺陷的矽片可使256MB DRAM的成品率达到80~90%。

巨大规模积体电路

（Giga Scale Integration：GSI） 1994年由于集成1亿个元件的1G DRAM的研制成功，进入巨大规模积体电路GSI（Giga Scale Integration）时代。巨大规模积体电路的集成组件数在10 9以上。 随着VLSI技术的进步，使得建造具有数千甚至数万个处理器的超大型并行分散式系统已经可以实现了。

可靠性技术的套用

在工程套用中可靠性技术贯穿于VLSI需求分析、产品设计、制造工艺、试验检测以及套用全过程的各个阶段和方面，军事电子和航天技术的发展对VLSI提出了越来越高的可靠性要求，推动了VLSI可靠性技术的不断发展。由于技术的发展和需求的推动，VLSI可靠性保证已从过去主要通过可靠性试验和筛选来控制最终产品的可靠性，逐步转向加强工艺过程控制、加强可靠性设计与功能设计的协同，在考虑工艺能力和功能设计的同时，针对主要失效机理提出对策措施，并对VLSI在全寿命周期中以及特定环境条件下的可靠性指标及其成本进行综合权衡，据此在电路设计、结构设计和版图布局、材料选择、工艺流程和参数选择、工艺过程控制、设计验证与过程评价、产品的可靠性试验评价与筛选等环节引入适当的可靠性技术，使产品的可靠性水平得到保证和提高。VLSI可靠性技术包含了可靠性设计与模拟、可靠性试验与评价、工艺过程质量控制、失效机理与模型研究以及失效分析技术等五个主要的技术方向，随着可靠性物理研究的不断深入，VLSI可靠性技术呈现出模型化、定量化、综合化的发展趋势。
由于VLSI集成度一直遵循“摩尔定律”以每18个月翻一番的速度急剧增加，目前一个晶片上集成的电路元件数早已超过一个亿，这种发展趋势正在使VLSI在电子设备中扮演的角色从器件晶片转变为系统晶片(SOC)；与此同时，深亚微米的VLSI工艺特征尺寸已达到0.18 μm以下，在特征尺寸不断缩小、集成度和晶片面积以及实际功耗不断增加的情况下，物理极限的逼近使影响VLSI可靠性的各种失效机理效应敏感度增强，设计和工艺中需要考虑和权衡的因素大大增加，剩余可靠性容限趋于消失，从而使VLSI可靠性的保证和提高面临巨大的挑战。因此，国际上针对深亚微米/超深亚微米VLSI主要失效机理的可靠性研究一直在不断深入，新的失效分析技术和设备不断出现，世界上著名的积体电路制造厂商都建立了自己的VLSI质量与可靠性保证系统，并且把针对VLSI主要失效机理的晶片级和封装级可靠性评价测试结构的开发和套用纳入其质量保证计画，可靠性模拟在可靠性设计与评估中的套用也日益增多。在进一步完善晶片级可靠性(WLR)、统计过程控制(SPC)和面向可靠性的实验设计方法(DOE)等可靠性技术的同时，国际上在90年代提出了内建可靠性(BIR)的新概念，把相关的各种可靠性技术有目标地、定量地综合运用于VLSI的研发和生产过程，从技术和管理上构建VLSI质量与可靠性的保证体系，以满足用户对降低VLSI失效率、提高其可靠性水平的越来越高的要求。

发展思路

在我国，VLSI可靠性技术经过近两个五年计画的研究和实践，发展与套用已经上了一个新台阶。在VLSI工艺可靠性评价与保证技术方面，建立了面向国内重点积体电路研究的生产线的晶片级可靠性技术WLR，包括工艺质量评价PCM技术、可靠性评价REM技术和工艺质量控制SPC技术，为积体电路制造阶段工艺质量控制和可靠性保证提供了必要的方法和手段，为考核工艺线质量和可靠性能力水平提供了定量依据；在VLSI可靠性设计、模拟与分析技术方面，针对当前VLSI设计阶段的可靠性问题开展了针对主要失效机理的可靠性设计技术研究，自行开发了积体电路可靠性综合模拟器ISRIC，建立并逐步完善了以电子束测试、光发射故障诊断、电子微探针分析和IDDQ测试为核心的综合失效定位技术，并实施和验证了这些技术的有效性，达到了工程实用化的要求。这些技术与90年代尤其是近几年国外普遍采用的可靠性评价方法和技术相一致，具有技术先进和实用性强的特点，在国内几条典型的积体电路生产线和多个电路产品中套用，对稳定工艺和提高工艺成品率，实现批次性工艺可靠性评价和工艺可靠性一致性监测，保证积体电路工艺平台及电路产品的可靠性发挥了重要的作用。我国VLSI可靠性技术的发展具有以下特点：
(1)通过失效模式和失效机理分析，揭示导致失效和影响可靠性的内在根本原因，有针对性地进行可靠性设计—失效分析—信息反馈—设计改进，形成循环，以这样的技术途径促进VLSI固有可靠性水平提高。
(2)紧跟国际上先进的VLSI可靠性技术发展趋势，如WLR技术、可靠性模拟技术、先进的失效分析技术等，并进行了深入研究和工程套用。
(3)由于我国VLSI可靠性技术套用的工艺平台与国外有差距，因此目前我们研究和解决的重点是微米/亚微米器件的可靠性问题，而国际上可靠性研究的对象则是超深亚微米器件的可靠性问题。?
(4)我国VLSI可靠性技术面向工程套用，实用性强。以PCM、REM和SPC为核心的工艺可靠性评价与保证技术已经被采用，并取得成效。
未来十年将是国内VLSI产业和技术大发展的十年，将建成多个微电子产业基地，形成以0.25 μm以下VLSI加工技术为核心的设计、制造、测试、封装企业群，并带动全国范围的微电子技术的蓬勃发展。VLSI可靠性技术的发展必需抓住时机，依托这一发展趋势，突出重点，以套用促发展。
（1）在“十五”期间进一步加强对VLSI可靠性套用研究的投入，开展以ASIC、特别是SOC、CPU和DSP等为代表产品的VLSI可靠性设计与验证技术、晶片级（WLR）的可靠性评价与保证技术，Foundry标准工艺线的可靠性参数建库技术，超深亚微米器件失效物理研究，新材料、新器件结构的失效机理研究，无损检测和评价筛选新方法研究，以及新的失效分析技术研究，有效控制各种失效模式，实现可靠性增长。
（2）依托电子元器件可靠性物理及其套用技术国家重点实验室在微电子器件可靠性研究方面的技术和设备条件，通过进一步的能力扩展建设，形成VLSI可靠性评价、试验、筛选、老化、失效分析等系列化的可靠性技术支撑体系，为半导体工业界提供相关技术服务。
（3）制定和实施可靠性相关标准。补充和完善现有国家标准、国军标、企业标准中相关的可靠性内容，建立和完善各类可靠性设计、评价、试验、工艺控制和模拟等行业标准、规范与实施细则，使VLSI设计和工艺过程中可靠性实施有定量的考核标准与依据，保证工艺成品率和产品的可靠性。?
（4）全面推广套用成熟的可靠性技术是VLSI可靠性保证计画实施的关键。特别是标准工艺线的工序能力考核和SPC控制技术、标准工艺的可靠性评价技术、可靠性设计与仿真评价技术等应在全行业内推广套用。