电容上并接电阻的作用 电路中加电容和上拉电阻的作用是什么？

电路中加电容和上拉电阻的作用是什么？  

电路中加电容和上拉电阻的作用是什么？

加上拉电阻：
1、让电路保持稳定的状态，避免误触发；
2、当有高频干扰信过来时，可以通过上拉对电源泄放掉；
3、很多口线和讯号线是开漏输出，因此要加上拉，如IIC;
4、为了阻抗匹配，多是讯号完整性考虑。
至于电容，用法太多，要看具体电路，我想在这里您说的可能是滤波作用。

在电路设计中，上拉电阻的作用是什么？

上拉就是将不确定的讯号通过一个电阻嵌位在高电平！电阻同时起限流作用！上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。上下拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC闸电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的微控制器管脚上也常使用上拉电阻。 4、在CMOS晶片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。 5、晶片的管脚加上拉电阻来提高输出电平，从而提高晶片输入讯号的噪声容限增强抗干扰能力。 6、提高汇流排的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻：就是从电源高电平引出的电阻接到输出 1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，COMS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。 2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上， 让它的压降小一点）。当然管子按需要该工作线上性范围的上拉电阻不能太小。当然也会用这个方式来实现闸电路电平的匹配。 需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时） 一般CMOS闸电路输出不能给它悬空，都是接上拉电阻设定成高电平。 下拉电阻：和上拉电阻的原理差不多， 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。详情请登入 :bbs.studydz./thread-134-1-1.了解。

上拉电阻和下拉电阻的作用

上拉就是将不确定的讯号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！ 上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通闸电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 上下拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。上拉电阻2、OC闸电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的微控制器管脚上也常使用上拉电阻。 4、在CMOS晶片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。 5、晶片的管脚加上拉电阻来提高输出电平，从而提高晶片输入讯号的噪声容限增强抗干扰能力。 6、提高汇流排的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻： 就是从电源高电平引出的电阻接到输出 1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。 2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上， 让它的压降小一点）。当然管子按需要该工作线上性范围的上拉电阻不能太小。当然也会用这个方式来实现闸电路电平的匹配。

上拉电阻和下拉电阻是共同应对PN接面的发散性，使PN接面工作的起跑线趋于一致。单讲上拉电阻是提供基本工作点，下拉电阻是提供工作点的稳定性。

上拉电阻的作用

上拉就是将不确定的讯号通过一个电阻嵌位在高电平,电阻同时起限流作用,
1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值
2 OC门必须加上拉,提高电平值
3 加大输出的驱动能力(微控制器较常用)
4 CMOS晶片中(特别是门的晶片),为防静电干扰,不用的引脚也不悬空,一般上拉,降低阻抗,提供泄荷通路
5 提高输出电平,提高晶片输入讯号的噪声容限,增强抗干扰
6 提高汇流排抗电磁能力,空脚易受电磁干扰
7 长线传输中加上拉,是阻抗匹配抑制反射干扰
上拉是对器件注入电流，下拉是输出电流,弱强只是上拉电阻的阻值不同，没有什么严格区分,对于非集电极（或漏极）开路输出型电路（如普通闸电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。上拉电阻： 就是从电源高电平引出的电阻接到输出 1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。 2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上， 让它的压降小一点）。当然管子按需要该工作线上性范围的上拉电阻不能太小。当然也会用这个方式来实现闸电路电平的匹配。上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将讯号接电源，一般用于时钟讯号资料讯号等。下拉，就是通过一个电阻将讯号接地，一般用于保护讯号。这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。

上拉电阻、下拉电阻的作用？

上拉，就是把电位拉高，比如拉到VCC
下拉，就是把电压拉低，拉到GND
一般就是刚上电的时候，埠电压不稳定，为了让他稳定为高或低，就会用到上拉或下拉电阻。
有些晶片内部集成了上拉电阻，所以外部就不用上拉电阻了。但是有一些开漏的，外部必须加上拉电阻。

上拉电阻和下拉电阻的作用是什么，最好详细点

所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将讯号接电源，一般用于时钟讯号资料讯号等。下拉，就是通过一个电阻将讯号接地，一般用于保护讯号。
这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。
假如没有上拉，时钟和资料讯号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平讯号有些吃力。而一旦这些讯号被负载或者干扰拉下到某个电压下，CPU无法正确地接收资讯和发出指令，只能不断地复位重启。
假如没有下拉，保护电路极易受到外界干扰，使CPU误以为被保护物件出问题而采取保护动作，导致误保护。
上拉下拉，要根据电路要求来设定。

微控制器中上拉电阻的作用是什么？

由于P0口内部没有上拉电阻，是开漏的，不管它的驱动能力多大，相当于它是没有电源的，需要外部的电路提供，绝大多数情况下P0口是必需加上拉电阻的。
1.一般51微控制器的P0口在作为地址/资料复用时不接上拉电阻。
2.作为一般的I/O口时用时，由于内部没有上拉电阻，故要接上上拉电阻！
3.当p0口用来驱动PNP管子的时候，就不需要上拉电阻，因为此时的低电平有效；
4.当P0口用来驱动NPN管子的时候，就需要上拉电阻的，因为此时只有当P0为1时候，才能够使后级端导通。
简单一点说就是它要驱动LCD显示屏显示就必须要有电源驱动，否则亮不了，而恰好P0口没有电源，所以就要外接电源，接上电阻是起到限流的作用；如果接P1、P2、P3埠就不用外接电源和电阻了。

隔离电容和隔离电阻的作用是什么

隔离电容，是利用电容器“通交流、隔直流”的性质，用在需将直流隔断的地方，如放大器级间的耦合，即常用的阻容耦合，将前一级的集电极(讯号输出端)与下一级的基极(讯号输入端)用电容器相连线，交流讯号能顺利通过，但前后级之间没有直流上的联络。
电阻隔离，是利用平衡电桥两组对角端子之间不能传递讯号的原理。如电话机中的消侧音电路、通讯中的二/四线转换电路……

上拉电阻和下拉电阻的的作用及选用

上拉电阻和下拉电阻都是为了确保逻辑闸电路的输入端在无驱动时保持到高或低电平。该电阻的选取需要考虑的因素主要有：
1、逻辑闸的输入偏置电流的大小：该电流流过上下拉电阻时产生的压降应小于规定的范围，如下拉电阻上的压降应小于低电平的门槛电平（通常是0.8V）但设计时应小于0.3V，留0.5V的余量，防止噪声干扰。
2、驱动能力，电阻越小，驱动负载就越大，功耗越大。要综合平衡。
3、对于总线上的上下拉电阻还要考虑阻抗匹配问题